

2021-2022 《数字 VLSI》第七次课程作业

(一) 已知对一个数字电路最坏情况下绝对时钟抖动 $t_{\text{jitter}}=0.05\text{ns}$, 假设布线后可能的最大时钟偏差绝对值 $t_{\text{skew}}=0.3\text{ns}$, 要求最高时钟频率大于等于 400MHz , 其中一级流水线电路逻辑部分的最长延时 $t_{\text{logic}}=1\text{ns}$, 污染延时 $t_{\text{logic, cd}}=0.1\text{ns}$ 。


两端寄存器的建立时间 $\text{setup}=0.5\text{ns}$, 维持时间 $\text{hold}=0\text{ns}$, 传播延时 $t_{\text{clk-q}}=0.4\text{ns}$, 污染延时 $t_{\text{clk-q, cd}}=0.2\text{ns}$ 。请回答下列问题:

- (1) 定量说明考虑最坏情况时, 这段电路是否能够保证满足性能要求;
- (2) 考虑最坏情况, 这段电路会不会出现竞争 (即 hold 错误)?

(二) 下图是一个 4×4 的 Wallace tree 乘法器的部分积累加部分的结构图, $X(x_3x_2x_1x_0)$ 是被乘数, $Y(y_3y_2y_1y_0)$ 是乘数, Z 是积。设半加器 (HA) 和全加器 (FA) 的所有输入到输出端的延时都等于 t , 由输入得到每个部分积的时间也等于 t 。

(1) 如果采用行波进位传播加法器作为最终相加加法器, 请写出原始输入到乘积 (z_7-z_0) 各位的延时。

(2) 优化设计: 请以 HA、FA 和多路选择器 (MUX) 构成一个最小规模的进位选择加法器来实现最终相加, 并使得整个乘法器的传播延时最短, 假设 MUX 的延时也等于 t 。



(三) 下图为一位加法器的逻辑图，其中 AND 门、OR 门的延时为 a , XOR 门的延时为 b 。现由这样的一位加法器构成 N 位逐位进位加法器，如果最低位加法器的进位输入与各位加数同时到达，求完成一次 N 位加法运算时，

- (1) 产生最终所有“和”位所需要的时间。
- (2) 产生最终“进位输出”所需要的时间。
- (3) 为使产生最终所有“和”位所需要的时间等于产生最终“进位输出”所需要的时间， a 和 b 之间应满足什么关系？

注意：最低位的进位输入与加数、被加数 (x, y) 同时到达。

